解读上拉电阻和下拉电阻

-回复 -浏览
楼主 2021-04-05 15:25:01
举报 只看此人 收藏本贴 楼主


关注一下随时收获精彩!



1、电阻的作用


(1) 接电组就是为了防止输入端悬空。


(2) 减弱外部电流对芯片产生的干扰。


(3) 保护CMOS内的保护二极管,一般电流不大于10mA


(4) 上拉和下拉、限流。


(5) 改变电平的电位,常用在TTL-CMOS匹配。


(6) 在引脚悬空时有确定的状态


(7) 增加高电平输出时的驱动能力。


(8) OC门提供电流


2、上下拉电阻的定义


上拉就是将不确定的信号通过一个电阻嵌位在高电平!电阻同时起限流作用!下拉同理! 上拉是对器件注入电流,下拉是输出电流。


3、为什么要使用上下拉电阻


(1) 一般作单键触发使用时,如果IC本身没有内接电阻,为了使单键维持在不被触发的状态或是触发后回到原状态,必须在IC外部另接一电阻。


(2) 数字电路有三种状态:高电平、低电平和高阻状态,有些应用场合不希望出现高阻状态,可以通过上拉电阻或下拉电阻的方式使处于稳定状态,具体视设计要求而定!


(3) 一般说的是I/O端口,有的可以设置,有的不可以设置,有的是内置,有的是需要外接,I/O端口的输出类似与一个三极管的集电极,当集电极通过一个电阻和电源连接在一起的时候,该电阻成为集电极的上拉电阻,也就是说,如果该端口正常时为高电平,集电极通过一个电阻和地连接在一起的时候,该电阻称为下拉电阻,使该端口平时为低电平。


(4) 上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流,下拉电阻是用来吸收电流的,也就是灌电流。


4、上拉电阻


(1) TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。


(2) OC门电路必须加上拉电阻,才能使用。


(3) 为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。


(4) COMS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗,提供泄荷通路。


(5) 芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干扰能力。


(6) 提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。


(7) 长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰。


(8) 对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。


5、上拉电阻阻值的选择原则


(1) 从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。


(2) 从确保足够的驱动电流考虑应当足够小;电阻小,电流大。


(3) 对于高速电路,过大的上拉电阻可能边沿变平缓。


综合考虑以上三点,通常在1k10k之间选取,对下拉电阻也有类似道理。对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定,主要需要考虑以下几个因素:


(1) 驱动能力与功耗的平衡。以上拉电阻为例,一般地说,上拉电阻越小,驱动能力越强,但功耗越大,设计是应注意两者之间的均衡。


(2) 下级电路的驱动需求。同样以上拉电阻为例,当输出高电平时,开关管断开,上拉电阻应适当选择以能够向下级电路提供足够的电流。


(3) 高低电平的设定。不同电路的高低电平的门槛电平会有不同,电阻应适当设定以确保能输出正确的电平。以上拉电阻为例,当输出低电平时,开关管导通,上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。


(4) 频率特性。以上拉电阻为例,上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟,电阻越大,延迟越大。上拉电阻的设定应考虑电路在这方面的需求。


下拉电阻的设定的原则和上拉电阻是一样的。一句话概括为:输出高电平时要喂饱后面的输入口,输出低电平不要把输出口喂撑了(否则多余的电流喂给了级联的输入口,高于低电平门限值就不可靠了)。在数字电路中不用的输入脚都要接固定电平,通过1k电阻接高电平或接地。



喜欢本文,请分享给好友,大家的鼓励才是分享的动力!


优质·精华·用心
·分享

微信号:edn-china

长按下图二维码快速关注


80万在线用户,价值资讯、共鸣体会、有含量的技术精华

为你而来

更多精彩,点击下方“阅读原文”查看。








我要推荐
转发到